中压变流器复合结构快速锁相环设计

程海玉¹,张礼兵²

(1. 嘉兴学院 南湖学院,浙江 嘉兴 314001;2. 嘉兴
 学院 机电工程学院,浙江 嘉兴 314001)

摘要:针对中压变流器在短时电网电压跌落时出现的同步故障导致停机的问题,设计了两种复合结构的 快速锁相环方案。第一种方案适用于当变流器系统因为电网电压跌落完全失去同步时的工况,即是一种低电 压穿越时序控制,可避免电容放电,并最小化系统恢复时间。第二种方案可防止同步故障,即在电压跌落结束 后快速恢复变流器运行。两种方案均使用了单输入模糊逻辑控制器来实现,以获得较快的动态响应。利用硬 件在环实时仿真实验平台对控制策略进行了测试。实验结果表明,两种方案均能有效提高锁相速度并避免短 时电网电压跌落导致的设备保护停机。

关键词:锁相环;中压变流器;模糊逻辑;故障穿越 中图分类号:TM46 文献标识码:A DOI:10.19457/j.1001-2095.dqcd20535

Design of Fast Phase-locked Loop for Medium Voltage Converter Hybrid Structure

CHENG Haiyu¹, ZHANG Libing²

(1. Nanhu College, Jiaxing University, Jiaxing 314001, Zhejiang, China;
2. College of Mechanical and Electrical Engineering, Jiaxing University, Jiaxing 314001, Zhejiang, China)

Abstract: Aiming at the problem of three-level neutral-point clamped medium voltage converter shutdown caused by synchronization fault in short-term power grid voltage dip, the two kinds of hybrid structure fast phase-locked loop scheme were designed. The first scheme could deal with the converter system lost synchronization completely due to the voltage dip of the power grid and it was a low voltage ride-through process control that could avoid capacitor discharge and minimize system recovery time. The second scheme could prevent synchronization faults and restore converter operation quickly after voltage dip. Both solutions were implemented using a single-input fuzzy logic controller for faster dynamic response. The control strategy was tested using a hardware-in-the-loop real-time simulation experimental platform. The experimental results show that both schemes can effectively improve the phase-locking speed and avoid equipment protection shutdown caused by short-term grid voltage dip.

Key words: phase-locked loop; medium voltage converter; fuzzy logic; fault ride through

目前,中压变流器广泛应用于各个工业领 域,如可再生能源、MW级电机驱动和高压直流 输电线路等^[1-3]。其中三电平中点钳位型中压变 流器由于其具有简单结构、兼容背对背双向变换 以及低开关频率下具有高效率等优点而被大量 使用^[4]。中压变流器在并网控制设计中通常使用 观测的电网频率进行同步操作^[5]。另一方面,变 流器启动时,在PWM调制前将先使用外部电源 对电容预充电,此过程耗时与电容容值相关,可 能达到30~40 s,一旦预充电完成,控制器则进行 与电网的同步[6]。

电压跌落是使变流器停机的最常见原因。 根据相关记录,持续时间约20~100 ms的短时电 压跌落约占所有电压跌落故障的46%^[7-8],而其中 大概60%的电压跌落低于额定电压值的50%。 电压跌落时易引发同步故障,使变流器停机。因 此,工业变流器设置了同步监控来持续地检查锁 相环(phase-locked loop,PLL)信号,若超限制值 则直接发出跳闸指令进行停机保护。因此,设计 鲁棒性强、快速稳定的PLL可避免变流器在电压

基金项目:浙江省基础公益研究计划资助项目(LGG18E050016)

作者简介:程海玉(1981-),女,讲师,硕士,Email:chenghaiyu@zjxu.edu.cn

跌落时保护跳闸,但就 PLL 的数学物理本质而 言,难度较大^[9]。

当变流器系统出现保护跳闸,则需要相当长 的时间才能恢复运行。恢复运行首先需启动 PLL与电网重新同步,同时对直流侧电容器进行 预充电,这可能需要耗时更长,建立好直流电压 后,变流器才可继续运行。如果在电压跌落发生 后PLL能实现快速同步,则可以保持住直流电容 电压,变流器即可快速恢复正常运行。然而,大 多数工业用变流器使用的是传统带滤波环节的 同步旋转坐标 PLL, 通常具有相对低的带宽, 约 15~75 Hz,并采用简单的低通滤波器来滤除负 序分量,带宽低,动态响应较慢[10-12]。慢动态响应 的PLL将显著降低变流器的整体性能,使得恢复 过程延长。对此,文献[13]基于二阶广义积分器 设计了一种快速的PLL方案,但采用的是双线性 变换法离散,精度不算太高。文献[14]基于椭圆 拟合提高了传统 PLL 的锁相速度,可消除电网电 压不平衡时产生的二倍频分量,但电网故障时的 电压波形含多次谐波,其没有考虑。文献[15]通 过改进滤波器设计并结合延迟信号消除(delayed signal cancellation, DSC)算法可快速实现正负序 分离,并提高锁相速度和精度,但计算负担较 重。文献[16]改进了传统的同步旋转坐标PLL, 解耦了相位与频率,从而降低了锁相误差,但限 于仿真,没有实际实验。同时,快速PLL设计大 多还是从单一锁相问题出发,没有结合实际进行 整体控制策略设计。

基于前述研究,本文从工程出发,分析了变流器输入电压短时跌落的情况,设计了两种复合结构快速PLL方案。在第一种方案中,假设因为严重的电压跌落而失去同步,故包含了低电压穿越时序控制和对应的复合结构PLL,并结合单输入模糊逻辑控制器(single-input fuzzy logic controller,SFLC)以最小化同步时间。第二种方案利用延迟信号消除算法来增强在电压跌落期间对电网相角的估计,从而可避免保护跳闸。最后,开展了仿真和实验验证。

1 电网电压短时跌落分析

图1为MW级中压电机驱动系统示意图,其 中包含有三电平中点钳位型中压变流器。变流 器额定容量7 MV·A,后端变频器驱动功率为5.5 MW的同步电机。





图 2 为短时电网电压跌落波形,其中 uga, ugb, ugc为变流器输入电压;udc为直流电压;ud,uq分别 为d,q轴电压;ugms为输入电压有效值。图 2a为 典型电网故障时的变流器输入电压跌落波形,故 障持续时间 113 ms,电压跌落达到 44%。如图 2b 所示,PLL 受电压跌落影响使q轴电压分量达到 0.29(标幺值),超过设定限值 0.15(标幺值),故系 统保护停机,直流侧放电。进一步分析可知,若 直流侧电压保持在其最小极限以上直到电压跌 落结束,而 PLL 快速响应,则可避免变流器保护 停机。因此,有必要开发出响应速度更快的 PLL。



图 2 短时电网电压跌落波形 Fig.2 Grid voltage dip waveforms in the short-term

2 复合结构快速PLL方案一

下面设计复合结构快速PLL方案一,以应对 失去同步后的变流器重启动和故障穿越。

2.1 变流器启动时序

图 3 为变流器直流电容预充电电路,其由变 压器、绕线式电抗器、开关和二极管整流器构成。

变流器启动包含3个阶段。首先,使用图3 所示的预充电电路将直流侧电容预充电到一定 电压,然后闭合主断路器开始PLL同步,最后运 行闭环控制系统完成启动过程。预充电时间与电 容容值及最大充电电流相关。如案例中7 MV·A 变流器前端电容为36 mF,直流侧电压为5 500 V, 所记录充电时间约为34 s,而充电完成到调制输 出还需30 s左右。当变流器一旦实现同步,则准 备开始进行闭环控制。



图 3 电容预充电电路 Fig.3 Capacitor precharge circuit

图4为传统 PI型 PLL 锁相同步波形,其中, θ_{ug} 为输入电压相角, θ_{PLL} 为锁相角。从图4中可 以看出,当相位差较大时,需耗时 108 ms才能完 成同步。当变流器在严重的电压跌落出现同步 故障导致保护跳闸时,直流侧将通过放电电阻进 行放电。因此,需设计一个专门的控制方案。



图 4 传统 PLL 同步波形 Fig.4 Synchronization waveforms of traditional PLL

2.2 快速PLL方案一设计

当前端输入电压短时跌落时,变流器仍持续运行需考虑其额定电流、最小直流电压和同步。如果不满足上述条件之一,则将保护停机。假设输入电压跌落持续200 ms,导致了同步故障。要实现低电压穿越,需判断输入电压的负序分量值 u_a是否超过限值,如果超过则封锁控制脉冲,变流器将以二极管模式运行,如图5所示。一旦输入电压还原,变流器可在与电网重新同步后恢复正常运行。



图 5 变流器二极管模式运行 Fig.5 Converter operation in diode mode

图 6 为所设计的第一种复合结构快速 PLL 方 案框图,主要包含有带低通滤波的传统 PLL 模块 和 SFLC 模块,前者用于正常运行时的同步,而后 者由于响应迅速^[17],将其用于电压跌落恢复后的 快速相位估计。两者切换由复合逻辑控制器(hybrid logic controller, HLC)管理。HLC中用输入 电压正序分量 u_a^+ 和 u_q^+ 与设置值对比来判断同步 是否正常,同时采用 u_{dq}^- 与设置值对比来判断同 步故障。进一步,若电压跌落消除,HLC就输出 控制电平启用SFLC模块,进行快速锁相,并在 u_q^+ 下降到切换限值以下时恢复到传统PLL输出。



图 6 复合结构快速 PLL方案一框图 Fig.6 Block diagram of the fast PLL scheme 1 with hybrid structure

HLC参数设计为:低通滤波截止频率 ω_{on} = 30 Hz;传统 PLL 比例系数 k_p =78,积分系数 k_i =2 525; u_d^+ 下限 H_{DL} =0.8(标幺值); u_q^+ 上限 H_{QL} = 0.05(标幺值); $|u_{dq}^-|$ 下限 H_{NSU} =0.15(标幺值);恢复 限值 H_R =0.02(标幺值);SFLC输入增益 k_{in} =50,输 出增益 k_{out} =300 ω_o, ω_o 为电网电压角频率。SFLC 使用 Δu_q 作为误差信号。

模糊化过程由高斯隶属函数执行如下:

 $\mu(x) = \exp[-(c-x)^2/(2\sigma^2)]$ (1) 式中: c,σ 分别为高斯模糊的中心点、模糊宽度。

SFLC的输出为 $\Delta\omega_{\circ}$,相角 θ_{PLL} 可由下式计算:

$$\theta_{\rm PLL} = \int (\omega_{\rm o} + \Delta \omega_{\rm o}) \tag{2}$$

(3)

根据输入和中心点*c*_i的差异,输入信号Δ*u*_q由 隶属函数模糊化为

 $\mu_i = \exp\{-0.5[(x-c_i)/\sigma_i]^2\}$ SFLC输出使用加权平均法计算:

$$f(x,c_{i},\sigma_{i},b_{i}) = \sum_{i=1}^{m} b_{i} \mu_{i} / \sum_{i=1}^{m} \mu_{i}$$
(4)

式中:b_i为输出隶属函数中心。SFLC的输入和输出分别设置了增益k_m和k_{out}。将输入信号Δu_q替代入式(3)所示的隶属函数模糊化表达式中的变量x,同时在中心点c_i上引入输入增益k_m,可得下式:

 $\mu_{i} = \exp\{-0.5[(\Delta u_{q} - k_{in}c_{i})/\sigma_{i}]^{2}\}$ (5) 然后将计算得到的隶属函数模糊化结果 μ_{i} 乘以输 出增益 k_{out} ,并引入是输出隶属函数中心 b_{i} 可得下式:

$$\gamma_i = (k_{\text{out}} b_i) \mu_i \tag{6}$$

式中:μ,为隶属函数模糊化计算结果;γ,为输出



(7)

Fig.7 Flow chart of the fast PLL scheme 1

with hybrid structure

2.3 仿真分析

为了验证所设计的第一种复合结构快速 PLL 方案,基于 Matlab/Simulink 仿真平台和图 3 所示系统搭建了仿真模型开展了仿真分析,仿真 系统参数为:电网电压 UBIRMS=11 kV,变流器输入 电压 UB2RMS=3.15 kV, 额定频率 fx=50 Hz, 额定容 量 S_N=7 MV·A,前端输入电感 L=9.9 mH,直流侧 电容容值 $C_1=C_2=18$ mF,直流侧电压 $U_{4c}=5.5$ kV,额 定电流 I_{NRMS}=1 279 A,开关频率 f_{sw}=5 kHz。

变流器初始工作在一半的额定容量,然后在 t=0.3 s时B相输入电压跌落至0.6(标幺值),C相 输入电压跌落至0.4(标幺值),然后对比传统方 案和新方案的效果。图8为采用传统PLL时应对 电压跌落故障的仿真结果,其中,igu,igu,igu为变流 器三相电流; ims为负载电流有效值。其中图 8a 为变流器输入电压波形,电压跌落持续了0.2 s。 图8b为变流器输入电流和负载电流波形,从图中 可看出,变流器以二极管模式运行。图8c为直流 电压波形,图中可看出一旦电压恢复,直流电压 就会升高到标准二极管模式电压,同时负载电流 会增加,而重新同步约需0.101 s,如图8d中同步 信号所示,一旦重新同步完成,即控制器开始输 出调制信号,并将直流电压调节到目标值。传统 PLL方案下,变换器约耗时0.15 s恢复运行。









图9a为变流器输入电流和负载电流波形,图 9b为直流电压波形,图9c为在*t*=0.5 s电压恢复后 的*d*,q轴电压波形。由图9可知,启用SFLC后, 约6.5 ms内快速完成同步,然后开始闭环调节。 新方案总耗时约为0.06 s,明显小于传统PLL方 案需耗时。仿真结果验证了所提出的方案的快 速性。

仿真结果显示所提出的第一种复合结构快速 PLL 方案是有效的,其可确保在严重电压跌落 故障下的变流器快速恢复运行。

3 复合结构快速PLL方案二

设计第一种方案主要是考虑变流器已失去 同步时的快速启动。第二种方案则是考虑采用 快速锁相避免失去同步。图10为复合结构快速 PLL方案二框图。由图10所示,控制器使用了 DSC算法,故可准确地估计正常和故障情况下的 相角,此外还有一个SFLC控制器和HLC2模块。



图 10 复合结构快速 PLL 方案二框图 Fig.10 Block diagram of the fast PLL scheme 2 with hybrid structure

3.1 快速PLL方案二设计

如图11所示为DSC算法框图。





DSC算法中延迟采用一阶环节如下:

$$G_{\rm DSC}(s) = \frac{1}{\tau_{\rm d}s + 1}$$
(8)
$$\tau_{\rm d} = \frac{T_{\rm o}}{2N}$$

其中

式中: G_{DSC}(s)为DSC延迟环节传递函数; T_o为基 52 波周期;s为拉普拉斯算子;N为常数,取值为4;τ_d 为延迟时间常数。图11的开环传递函数为

$$G_{o}(s) = \frac{1}{\tau_{d}s+1} \cdot \frac{k_{p}s+k_{i}}{s} \cdot \frac{1}{s}$$
(9)

式中: $G_{o}(s)$ 为DSC 开环传递函数; k_{p} , k_{i} 分别为 比例、积分系数;采用对称最优标准设计其如下:

$$\begin{cases} k_{\rm p} = 1/(b\tau_{\rm d}) \\ k_{\rm i} = 1/(b^3\tau_{\rm d}^2) \end{cases}$$
(10)

式中:b为对称最优标准设计参数。

图12为电压跌落检测算法的框图。



图12 电压跌落检测算法框图

Fig.12 Block diagram of the voltage dip detect algorithm

如图 12 所示,电压跌落检测算法可针对任意 一相电压跌落进行检测判断。如图 10 中所示, HLC2 模块通过监测 u_d^+ 和 u_q^+ 和电压跌落检测算 法的输出信号 DIP 来控制 SFLC 是否启动,同时 判断同步是否正常,正常则输出高电平。HLC2 参数设计为:DSC 延迟时间常数 $\tau_d=2.5$ ms,传统 PLL 比例系数 $k_p=165.6$ 和积分系数 $k_{=}=11$ 371, u_d^+ 下限 $H_{DL}=0.98$ (标幺值), u_q^+ 上限 $H_{QL}=0.01$ (标幺 值),恢复限值 $H_s=0.02$ (标幺值),SFLC 输入增益 $k_m=1,输出增益 k_{out}=\omega_{oo}$

3.2 仿真分析

为了验证所设计的第二种复合结构快速 PLL方案,基于前述第一种方案的系统参数进行 了仿真分析。变流器初始工作在额定容量的 80%,同时输入电压A相跌落至0.4(标幺值),如 图13a所示。当电压跌落检测算法检测到到电压 跌落结束时,HLC2调用SFLC模块以进行快速同 步,相应的变流器d轴电流分量ia波形和直流电 压及直流参考电压 u_{a}^{+} 波形分别如图 13b、图 13c 所示。SFLC模块将一直发挥作用直到系统达到 同步状态,即 u_{d}^{+} 和 u_{q}^{+} 信号在同步判断内(u_{d}^{+} >0.98 (标幺值), $|u_{a}^{\dagger}| < 0.01$ (标幺值))。一旦检测到同 步信号,HLC2延迟一个周期后即切换回常规 PLL模块,以确保平滑过渡。如图13d、图13e为 SFLC模块 DSC输出和复合后输出的 q 轴电压 u_a^+ 及相角误差θ。"的波形。仿真结果验证了所提出 的第二种复合结构快速PLL方案的有效性,其在 故障结束后1个周期内获得了同步。





4 硬件在环实验验证

为了验证所提出两种复合结构快速PLL方案的效果,基于实时仿真平台dSPACE1104搭建了硬件在环实验系统开展了相关实验。在实时仿真机中模拟电网,然后将电网电压采样信号馈送到控制器中,控制器基于德州仪器DSP(TMS320F28335) 实现,采样频率为fap=10 kHz,开关频率fsw=5 kHz。 相关变量采集通过 dSPACE 数模转换器进行监 控,并显示在泰克数字示波器中。

4.1 快速PLL方案一测试结果

首先对第一种复合结构快速 PLL 方案进行 测试,设计电网故障导致 85°的相位突变。图 14 为常规 PLL 与第一种复合结构快速 PLL 的对比 测试结果,即相角误差 θ_{err}的波形,与基于 PI 的常 规 PLL 相比,新方案显出了更好的阻尼响应,即 θ_{err}没有出现超调,并在不到 1/4 周期内快速达到 同步,而常规 PLL 则明显存在超调并需耗时更久 才能实现同步。



4.2 快速PLL方案二测试结果

进一步对第二种复合结构快速PLL方案进 行测试,利用实时仿真机模拟出A相电网电压跌 落如图15a所示,图15b为u_q的波形,图15c为相 角误差θ_{err}的波形。由图15所示,由于SFLC模块 的响应更快,一旦检测到电压跌落结束,HLC2控 制器就会调用SFLC,当实现同步后,HLC2控制 器在一个周期延迟后还原到常规PLL方案,以确 保系统稳定运行。启用SFLC后,相角误差θ_{err}在 小于20 ms内达即到零附近,而常规PLL则花费 超过40 ms。同时,引入DSC算法进行正负序分 量分离处理能使SFLC模块在不平衡电网下正常 工作。



5 结论

围绕中压变流器在短时电网电压跌落时的 停机问题,设计了2种复合结构快速PLL控制方 案,通过理论设计、仿真分析和实验验证,可总结 结论为:1)第一种复合结构快速PLL方案可有效 应对严重电压短时跌落后的中压变流器快速恢复 运行问题;2)第三种复合结构快速PLL方案可有 效预防同步故障,即在电压跌落结束后能快速恢 复变流器运行;3)测试结果表明,引入SFLC构建 的复合结构快速PLL方案能有效避免中压变流 器在并网电压跌落时的保护停机,实现故障穿 越。

参考文献

- [1] 崔冬冬,葛琼璇,谭强,等.背靠背五电平二极管钳位型变 流器直流环节的电压偏移机理及其载波调制均压策略 [J].中国电机工程学报,2019,39(9):2735-2748.
- [2] 吕佃顺,许洪华.并网型中压变流器高频谐振抑制策略[J].电力系统自动化,2017,41(23):123-129.
- [3] 孙静,邵宜祥,周百灵,等.抽水蓄能机组背靠背变流器中 点电压平衡控制[J].电气传动,2018,48(10):64-69.
- [4] 蒋顺平,丁勇,李旭,等.应用于钠硫电池的双级式储能变 流器控制策略[J].电力电子技术,2019,53(4):88-90.
- [5] 张树基,罗映红,王云,等.不平衡电网电压下风力发电机 网侧变流器控制研究[J].电测与仪表,2019,56(9):81-85.
- [6] Golestan S, Guerrero J, Vasquez J. Three-phase PLLs: A Review of Recent Advances [J]. IEEE Transactions on Power Electronics201732(3):1894–1907.
- [7] 郑重,李卫华,耿华,等.火电厂辅机变频器低电压穿越技 术综述[J].电力自动化设备,2016,36(12):143-148.
- [8] 蒋云松,冯剑,郑权国,等. 基于 DlgSILENT 的永磁直驱风 机低电压穿越仿真及双耗能电阻设计[J]. 电力科学与技 术学报,2018,33(3):29-36.

- [9] 曾正,邵伟华,刘清阳,等.并网逆变器数字锁相环的数学物理本质分析[J].电工技术学报,2018,33(4):808-816.
- [10] Rodriguez P, Luna A, Candela I. et al. Multiresonant Frequency-locked Loop for Grid Synchronization of Power Converters Under Distorted Grid Conditions[J]. IEEE Transactions on Industrial Electronics, 2011, 58(1):127–138.
- Golestan S, Guerrero J M. Conventional Synchronous Reference Frame Phase-locked Loop is an Adaptive Complex Filter
 [J]. IEEE Transactions on Industrial Electronics201562(3): 1679–1682.
- [12] 高文森,樊艳芳,王一波.优化型DDSRF-PLL在不平衡和 畸变电网电压下的仿真研究[J].可再生能源,2017,35 (5):714-720.
- [13] 欧阳森,马文杰,柯清派.不平衡及畸变电网下光伏逆变器 控制策略[J].电力电容器与无功补偿,2018,39(5):162-166.
- [14] 史旺旺,严建鹏.一种基于椭圆拟合的三相电压不平衡条 件下的锁相环[J].电源学报,2017,15(4):60-64.
- [15] 陈东明,陈明亮,谢桢,等. 基于改进滤波及正负序分离法 的锁相环[J]. 电网技术,2016,40(3):931-937.
- [16] 李子林,傅闯,汪娟娟,等.实现相位和频率检测解耦的快速锁相环[J].电力系统自动化,2019,43(5):143-154.
- [17] Choi B J. Design and Stability Analysis of Single-input Fuzzy Logic Controller [J]. IEEE Transactions on Man, and Cybernetics, Part B200030(2):303-309.

收稿日期:2019-07-11 修改稿日期:2019-08-14