# 非理想电网下三相逆变器的锁相方法研究

阮鹏<sup>1</sup>,吴赵风<sup>2</sup>,田刚领<sup>1</sup>,黄雁<sup>1</sup>,吕建国<sup>2</sup>,刘钊<sup>2</sup>

(1.平高集团有限公司,河南 平顶山 467001;2.南京理工大学 自动化学院,江苏 南京 210094)

**摘要**:在大规模新能源并网发电场合,电网常处于三相不平衡、谐波畸变、频率波动等非理想电网状态。 为了改善并网逆变器在非理想电网条件下的控制性能,提出了一种基于新型滑动平均滤波器的锁相环(NMAF-PLL)。NMAF可在α-β坐标系下滤除输入信号中的直流分量、谐波分量及基波负序分量,提取基波正序分量。 进一步,进行了NMAF频率自适应设计,当电网基波频率突变时,能够实时跟踪基波频率变化,有效地减小了 锁相误差。仿真和实验结果表明,所提出的NMAF-PLL锁相方法能够快速准确地从非理想电网电压信号中提 取基波正序分量,并锁定其频率和相位,具有较好的动态和稳态性能。

**关键词**:锁相环;非理想电网;新型滑动平均滤波器;频率自适应;α-β坐标系 中图分类号:TM28 文献标识码:A DOI:10.19457/j.1001-2095.dqcd21960

#### Research on the Phase-locking Method for Three-phase Inverters Under Non-ideal Grid Conditions

RUAN Peng<sup>1</sup>, WU Zhaofeng<sup>2</sup>, TIAN Gangling<sup>1</sup>, HUANG Yan<sup>1</sup>, LÜ Jianguo<sup>2</sup>, LIU Zhao<sup>2</sup>

(1. Pinggao Group Co., Ltd., Pingdingshan 467001, Henan, China; 2. School of Automation, Nanjing University of Science and Technology, Nanjing 210094, Jiangsu, China)

Abstract: In large-scale new energy grid-connected power generation occasions, the power grid is often in a non-ideal grid state such as three-phase unbalance, harmonic distortion, and frequency fluctuation. In order to improve the control performance of grid-connected inverters under non-ideal grid conditions, a new phase-locked loop based on novel moving average filter (NMAF-PLL) was proposed, in which, NMAF could filter out the DC component, harmonic component, and negative sequence component of the fundamental signal in the  $\alpha$ - $\beta$  coordinate system, and extract the positive sequence component of the fundamental voltages. Furthermore, the frequency adaptive design for the NMAF was carried out. When the fundamental frequency of the power grid changes, it could track the fundamental frequency change rapidly, so as to reduce output error effectively. The simulation and experimental results show that the NMAF-PLL method can extract the positive sequence component from the non-ideal power grid voltages quickly, and which can track its frequency and phase accurately. Besides, the proposed method has good dynamic and steady state performance.

**Key words:** phase-locked loop (PLL); non-idea grid; novel moving average filter (NMAF); frequency adaptive;  $\alpha - \beta$  coordinate system

随着智能电网和微电网技术的快速发展,新 能源并网逆变器作为新能源分布式发电单元和电 网的接口单元,其优良的工作性能对保证电力系 统的稳定运行至关重要。三相并网逆变器需具有 在三相不平衡、谐波污染、频率突变等非理想电 网环境下运行的能力。通常,三相电网不平衡表 现为电网电压中含有基波负序及零序分量;谐波 污染表现为电网电压中含有5次、7次及少量高次 谐波分量;电网频率突变是指电网电压的频率波 动及闪变。因此,如何在非理想电网条件下快速 准确地检测电网电压的频率、相位等信息成为了 并网逆变器高效、稳定运行的关键问题之一<sup>[1]</sup>。

在理想电网下,三相并网逆变器一般采用单同步坐标系锁相环(synchronous rotating frame phase-

基金项目:国家电网公司科技项目(JSJY00JCJS1800135);国家自然科学基金(51707097)

作者简介:阮鹏(1982—),男,硕士,工程师,Email:gdx\_hn@126.com

通讯作者:吕建国(1987—),男,博士,讲师,Email:jianguolyu@njust.edu.cn

locked loop,SRF-PLL)对电网电压的相位、频率等 信息同步检测。然而,在非理想电网下,因受到 基波负序分量及谐波分量的影响,锁相环检测的 信息与真实电网信息存在误差[2-3]。为有效解决 不平衡电网下 SRF-PLL 输出频率、相位波动的问 题,文献[4]提出了基于双同步坐标系解耦的锁相 环 (decoupled double synchronous reference-frame PLL, DDSRF-PLL),该方法在不平衡电网下准确 检测电网电压的相位、频率、幅值等信息;但是在 谐波电网条件下,因谐波信号不是对称存在的, 双同步坐标系软件锁相环的解耦结构并不能有 效地滤除谐波对锁相环的影响。因而,在谐波电 网条件下,DDSRF-PLL输出的频率、相位信息存 在误差。文献[5]在双同步坐标系下增加低通滤 波器以减少电网谐波对锁相环的影响,从而达到 减小锁相误差的目的,但该低通滤波器的加入将 导致锁相环带宽变窄,影响锁相环动态性能。文 献[6]提出了基于双二阶广义积分器的锁相环(double second-order generalized integrator PLL, DSO-GI-PLL)。在不对称电网条件下,DSOGI-PLL可以 快速准确检测出电网电压相位、频率等信息,但 是,当电网电压含大量低次谐波时,由于双二阶 广义积分器对电网电压低次谐波分量的滤波效 果不足,锁相环输出信息将存在误差。文献[7]针 对不平衡谐波电网,提出了基于改进全通滤波器 的DSOGI-PLL方法,提高了锁相环的性能。

文献[8]提出基于延时信号消除法的锁相环 (delayed signal cancellation PLL,DSC-PLL)。单个 延时信号消除模块可以滤除电网电压信号中特 定次谐波分量,若级联多个不同延时信号消除模 块可以滤除电网电压信号中多种谐波分量及基 波负序分量<sup>[9]</sup>。文献[10-11]针对延时信号消除模 块,利用坐标变换的方式,将其从旋转坐标系转 换到两相静止坐标系( $\alpha$ - $\beta$ 坐标系)下,此时,谐波 信号频率相对较高,所需滤波器滤波窗口时间较 窄,从而减少滤波窗口总时间,达到了改善滤波 速度的目的。文献[12]对基于延时信号消除法的 锁相环进行了分析,并提出采用比例-积分-微分 (proportional-integral-derivative, PID) 控制器替 代比例-积分(proportional-integral, PI)控制器,提 高该锁相环的动态响应速度。虽然 DSC-PLL 可 以准确快速检测出非理想电网信息,但由于引入 延时信号消除模块,系统闭环模型需要重新分析 建立,且其参数设计变得较为复杂。文献[13-14]

对延时信号消除法进行了详细分析,并研究了该 方法的离散化实现,减少其计算量。文献[15]提 出基于广义延时信号消除法的锁相环(generalized delayed signal cancellation PLL, GDSC-PLL) o GDSC-PLL可在 $\alpha$ - $\beta$ 坐标系下提取电网电压基波 正序分量,从而减小对锁相环相位裕度的影响, 但其结构和离散化实现比较复杂。文献[16]提出 了在两相旋转坐标系(d-q坐标系)下的基于滑动 平均滤波器的锁相环(moving average filter PLL, MAF-PLL)。文献[17-18]对MAF-PLL进行了详细 的分析,并对该锁相环进行了相位补偿设计。但 是,在d-q坐标系下,由于加入了MAF,使得PLL 带宽变窄,动态性能有待提高。文献[19]结合了 DSC-PLL和MAF-PLL两种锁相环,进行了相位补 偿和相位误差前馈设计,从而改善了锁相环动态 性能。

上述锁相环的研究主要针对非理想电网中 基波负序分量及谐波分量带来的锁相环跟踪误 差、动态性能等问题,并提出了解决方法。为了 有效滤除谐波,需要折中考虑滤波器带宽、锁相 环动态响应速度,这将影响锁相环稳态跟踪误 差,所提出的锁相环的设计方法与实现过程也相 对复杂。

因此,本文提出基于新型滑动平均滤波器的 锁相环(novel moving average filter PLL, NMAF-PLL)方法。针对非理想电网条件,在α-β坐标系 下,NMAF-PLL完成了电网电压的基波正序分量 提取,合理减少窗口采样点数,从而减少了在线 计算量,同时缩短了滤波窗口时间,改善了锁相 环的动态性能。进一步,采用双锁相环结构,实 现了 NMAF-PLL对电网频率突变的自适应跟踪 功能,有效地减小了锁相误差。仿真与实验结果 表明,在非理想电网下,所提出的 NMAF-PLL方 法具有良好的动态与稳态性能。

1 新型滑动平均滤波器的基本原理

滑动平均滤波器(MAF)的传递函数<sup>[17]</sup>为

$$G_{\rm MAF}(s) = \frac{1 - e^{-T_{w}s}}{T_{w}s}$$
(1)

式中:T"为滤波窗口时间。

通过零极点偏移可得新型滑动平均滤波器(NM-AF)的传递函数为

$$G_{\rm NMAF}(s) = \frac{1 - e^{-T_w(s - j\omega_0)}}{T_w(s - j\omega_0)}$$
(2)

式中:ω。为中心额定角频率。

将 s=jω代入式(2)中,可得 NMAF 的频率响应方 程为

$$G_{\text{NMAF}}(\omega) = \left| \frac{\sin\left[ (\omega - \omega_0) T_w/2 \right]}{(\omega - \omega_0) T_w/2} \right| \angle - (\omega - \omega_0) T_w/2$$
(3)

当 $ω_0$ 取值为100π rad/s,  $T_x$ 取值为0.02 s时, 根据式(3)得到NMAF的幅频特性曲线及相频特 性曲线,如图1所示。从图中可以看出,NMAF能 够完全滤除输入信号中的零序分量、基波负序分 量、5次谐波分量、7次谐波分量等。



为了在数字控制系统中实现NMAF,首先将 其离散化,通常采用带零阶保持器的离散化方 法对NMAF进行离散化设计<sup>107</sup>,其Z变换离散公 式为

$$X(z) = (1 - z^{-1})Z\left[\frac{X(s)}{s}\right]$$
(4)

其中,(1-z<sup>-1</sup>)Z[1/s]为零阶保持器的Z变换形式,Z 表示Z变换。

根据式(2)和式(4),推导得到NMAF的z域 传递函数为

$$G_{\rm NMAF}(z_1) = \frac{1 - e^{j\omega_0 T_w} z_1^{-N}}{N(1 - e^{j\omega_0 T_w/N} z_1^{-1})}$$
(5)  
$$z_1 = e^{sT_w/N}$$

其中

式中:N为滤波窗口时间内的取样点个数。

进一步,假设T<sub>s</sub>为数字控制系统的采样周期,由 式(5)可推导出NMAF对基波正序信号提取的离 散表达式为

$$Y(n) = \frac{1}{N} \sum_{i=0}^{N-1} X(n - \frac{iT_{w}}{NT_{s}}) e^{j\omega_{0} \frac{T_{w}i}{N}}$$
(6)

## 2 α-β坐标系下NMAF-PLL设计

在实际非理想电网下,电网电压主要含有零 序分量、基波分量、5次谐波、7次谐波及少量高次 谐波分量。其中,基波分量主要包括基波正序分 量和基波负序分量;由于高次谐波分量含量较 少,锁相环受其影响较小,此处忽略不计。三相 电网电压经 Clark 变换,在两相静止坐标系(α-β 坐标系)下可以表示成下式:

$$\begin{bmatrix} u_{\alpha} \\ u_{\beta} \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} u_{a} \\ u_{b} \\ u_{c} \end{bmatrix}$$
$$= \begin{bmatrix} \sum_{n=0,1,5,7} u_{\alpha}^{n} \\ \sum_{n=0,1,5,7} u_{\beta}^{n} \end{bmatrix}$$
(7)

式中: $u_{\alpha}^{0}, u_{\beta}^{0}$ 分别为 $u_{\alpha}, u_{\beta}$ 的零序分量; $u_{\alpha}^{1}, u_{\beta}^{2}$ 分别为  $u_{\alpha}, u_{\beta}$ 的基波分量; $u_{\alpha}^{5}, u_{\beta}^{5}$ 分别为 $u_{\alpha}, u_{\beta}$ 的5次谐波 分量; $u_{\alpha}^{7}, u_{\beta}^{7}$ 分别为 $u_{\alpha}, u_{\beta}$ 的7次谐波分量。

根据新型滑动平均滤波器的基本思想,本文 提出新型滑动平均滤波器的锁相环(NMAF-PLL) 方法。该方法在两相静止坐标系(α-β坐标系) 下,采用新型滑动平均滤波器提取电网电压基波 正序分量,锁定电网电压的频率、相位,其结构框 图如图2所示。



图 2 NMAF-PLL结构框图 Fig.2 Structure diagram of NMAF-PLL

为了便于所提的NMAF-PLL方法的数字实现,在保持其在连续域中幅频特性的基础上,进一步简化离散化处理。当N值较大时,计算量过大,数字实现较为困难。而在非理想电网下,电网电压的谐波分量主要包含5次谐波和7次谐波分量等。通过合理减小N值,可以达到滤除5次、7次谐波等分量,同时减小计算量的目的。分析可知,当N取5时,NMAF可以完成对非理想电网电压中基波正序分量的提取。

由式(5)可得简化NMAF的z域传递函数为

$$G_{\rm NMAF}(z_2) = \frac{1 - e^{j\omega_0 T_w} z_2^{-5}}{5(1 - e^{j\omega_0 T_w'^5} z_2^{-1})}$$
(8)  
$$z_2 = e^{sT_w'^5}$$

其中

根据式(8),作出简化后 NMAF 的伯德图,如 图 3 所示。从图中分析可知,在非理想电网下, 当电网额定工频频率为 50 Hz, T<sub>w</sub>取值为 0.02 s 时, NMAF 可以有效地滤除电网电压中的零序分 量、基波负序分量、5次谐波分量以及 7次谐波分 量等。



Fig.3 Bode diagram of simplified NMAF

简化后,根据式(6),运用旋转矩阵<sup>[15]</sup>,NMAF 在α-β坐标系下完成对基波正序信号提取的数 字实现表达式为

其中

当电网发生频率突变时,由于NMAF的滤波 窗口时间为固定值,滤波器无法完全滤除干扰 信号,从而导致NMAF-PLL产生锁相误差。因 此,通过自适应跟踪电网频率突变,根据真实电 网电压周期值,实时调整NMAF滤波窗口时间, 从而可以有效滤除干扰信号,减小锁相环的输 出误差。

通常,为实现锁相环对电网频率的自适应跟踪,若采用锁相环自身的频率输出直接前馈给 NMAF,这将导致锁相环进入稳态的调节时间难 以确定<sup>[15]</sup>,直接影响并网逆变器的动态性能。

这里,文中采用双锁相结构实现了锁相环对 电网频率自适应跟踪,以减小锁相环的输出稳态 误差。该NMAF-PLL锁相方法的内部结构如图 4a所示。其中,NMAF<sub>1</sub>-PLL和NMAF<sub>2</sub>-PLL分别如 图4b和图4c所示。



图 4 NMAF-PLL的内部结构框图 Fig.4 Internal structure block diagram of NMAF-PLL

如图 4a 所示, NMAF<sub>1</sub>-PLL 获得的频率信号经 低通滤波器(low-pass filter, LPF)得到当前电网频 率信号  $\omega^+$ ; 进一步, NMAF<sub>2</sub>-PLL 获得 NMAF<sub>1</sub>-PLL 输出的 $\omega^+$ , 根据电网频率信号 $\omega^+$ , 实时计算出自适 应滑动滤波器的滤波窗口时间  $T_*^+$ :

$$= 2\pi/\omega^{+} \tag{10}$$

从而,NMAF<sub>2</sub>-PLL实现了在电网频率突变时,快速跟踪电网频率变化,减小锁相环对电网电压相位的跟踪误差,提高锁相环的动态性能。

 $T_w^+$ 

根据式(8),图4a带频率自适应的NMAF-PLL 锁相方法的等效传递函数表示为

$$G_{\rm adapt}(z_3) = \frac{1 - e^{j\omega_0 T_w^*} z_3^{-5}}{5(1 - e^{j\omega_0 T_w^*/5} z_3^{-1})}$$
(11)

其中  $z_3 = e^{sT_w^+/5}$   $\omega_0 = \omega^+$ 

最后,根据式(9)可以推导得出带频率自适 应的NMAF-PLL锁相方法在α-β坐标系下完成对 基波正序信号提取的数字实现表达式为

$$\begin{bmatrix} u_{\alpha}^{*}(n) \\ u_{\beta}^{*}(n) \end{bmatrix} = \frac{1}{5} \left\{ \begin{bmatrix} u_{\alpha}(n) \\ u_{\beta}(n) \end{bmatrix} + \begin{bmatrix} \cos \frac{2\pi}{5} & -\sin \frac{2\pi}{5} \\ \sin \frac{2\pi}{5} & \cos \frac{2\pi}{5} \end{bmatrix} \cdot \begin{bmatrix} u_{\alpha}[n - K_{1}] \\ u_{\beta}(n - K_{1}) \end{bmatrix} + \begin{bmatrix} \cos \frac{4\pi}{5} & -\sin \frac{4\pi}{5} \\ \sin \frac{4\pi}{5} & \cos \frac{4\pi}{5} \end{bmatrix} \cdot \begin{bmatrix} u_{\alpha}(n - K_{2}) \\ u_{\beta}(n - K_{2}) \end{bmatrix} + \begin{bmatrix} \cos \frac{6\pi}{5} & -\sin \frac{6\pi}{5} \\ \sin \frac{6\pi}{5} & \cos \frac{6\pi}{5} \end{bmatrix} \cdot \begin{bmatrix} u_{\alpha}(n - K_{3}) \\ u_{\beta}(n - K_{3}) \end{bmatrix} + \begin{bmatrix} \cos \frac{8\pi}{5} & -\sin \frac{8\pi}{5} \\ \sin \frac{8\pi}{5} & \cos \frac{8\pi}{5} \end{bmatrix} \cdot \begin{bmatrix} u_{\alpha}(n - K_{4}) \\ u_{\beta}(n - K_{4}) \end{bmatrix} \right\}$$

$$(12)$$

其中

$$K_{1} = \operatorname{ceil}(\frac{T_{w}^{+}}{5T_{s}} - 0.5) \quad K_{2} = \operatorname{ceil}(\frac{2T_{w}^{+}}{5T_{s}} - 0.5)$$
$$K_{3} = \operatorname{ceil}(\frac{3T_{w}^{+}}{5T_{s}} - 0.5) \quad K_{4} = \operatorname{ceil}(\frac{4T_{w}^{+}}{5T_{s}} - 0.5)$$

综上,为了数字实现图4a的带频率自适应的 NMAF-PLL锁相方法,在数字系统中采样周期*T*。 内,NMAF<sub>1</sub>-PLL中滑动平均滤波器NMAF<sub>1</sub>采用式 (9)实现;NMAF<sub>2</sub>采用式(12)实现。

### 3 仿真验证

为了有效验证 NMAF-PLL 锁相方法在并网 逆变器系统中的实际效果,文中搭建了 NPC 三电 平并网逆变器的仿真模型,采用比例积分-准谐 振控制器实现非理想电网下的并网电流控制。 在三相电网电压不对称、谐波污染、电压频率突 变的非理想情况下进行仿真验证。主要仿真参 数如下:额定三相电压基波幅值 U=50 V,额定三 相电压基波角频率 $\omega=314$  rad/s,三相电压工频周 期 $T_{s}=0.02$  s,锁相环内 PI控制器 $k_{p}=2.5, k_{i}=159, 采$ 样周期 $T_{s}=50$  µs。

为了对比分析文中所提 NMAF-PLL 锁相方 法的有效性,这里选择了 DSOGI-PLL 锁相方法进 行对比仿真验证。在电网不平衡、电网不平衡伴 随谐波干扰、电网频率突变伴随谐波污染条件下 的仿真结果如图 5 所示。其中,图 5a 中 a 相电压 不变, b 相跌落 20%, c 相跌落 50%;图 5b 中 a 相电



压不变,b相跌落20%,c相跌落50%,同时向电网 中注入10%的负序5次谐波和10%的正序7次谐 波;图5c中电网频率由314 rad/s突变至282 rad/s, 同时向电网中注入10%的负序5次谐波和10% 的正序7次谐波。

在图5中,通过锁相环输出q轴电压波形分 析锁相环的性能,图中分别给出了NMAF-PLL和 DSOGI-PLL两种锁相环的q轴电压值。通过对比 仿真结果中的q轴电压值变化情况可知,在电网 不平衡、电网不平衡伴随谐波干扰两种条件下, 文中所提NMAF-PLL锁相方法在2个工频周期内 达到稳定的锁相输出状态;在频率突变伴随谐波 干扰电网条件下,文中所提NMAF-PLL锁相方法 在5个工频周期内达到稳定的锁相输出状态。

因此,相对于DSOGI-PLL锁相方法,文中所 提出的NMAF-PLL锁相方法可以更快地进入稳态,整体动态调节时间更短,且在电网谐波污染 时锁相环的稳态特性更好。

为了进一步分析所提出的NMAF-PLL锁相 方法的效果,这里选择了三种典型的锁相方法进 行仿真对比分析。三种方法分别是:文献[4]的 DDSRF-PLL方法、文献[15]的GDSC-PLL方法和 文献[16]的MAF-PLL方法,仿真结果如图6所示。 详细的对比分析结果如表1所示。

表1 上述锁相环的对比仿真结果

Tab.1 Simulation results comparison for the above PLL methods

锁相环方法	暂态 误差/V	调节 时间/ms	稳态 误差/V	$u_q$ 提取 计算量差异
文献[4]的 DDSRF-PLL 方法	0.6	40	0.3	2次乘法+2次 加法
文献[16]的 MAF-PLL 方法	0.9	150	约0	1次除法+2次 加法
文献[15]的 GDSC-PLL 方法	1.4	65	约0	20次乘法+16次 加法(需存储5对 数组变量)
文中所提 NMAF-PLL 方法	1.0	65	约0	18次乘法+16次 加法(只需存储1对 数组变量)

由图6可知,与文献[4]的DDSRF-PLL方法、 文献[16]的MAF-PLL方法相比,文中所提NMAF-PLL方法能够兼顾实现锁相环的动态调节时间短 和稳态锁相误差小。从图6a可以看出,与文献 [15]的GDSC-PLL方法相比,文中所提NMAF-PLL 方法同样具有较好的动态调节速度和稳态性能; 但是在动态调节过程中,文中所提方法的暂态波 动更小。同时,从锁相环的内部结构、离散化数 字实现上看,与文献[15]的GDSC-PLL方法相比, 文中NMAF-PLL方法的计算量相对减小,且数字 控制周期内存储的数组变量的数量较少。

综上所述,文中所提NMAF-PLL方法能够兼 顾锁相环动态调节过程中较小暂态误差的同时, 实现了锁相环在非理想电网下动态调节时间短、 锁相稳态误差小的目标。





#### 4 实验验证

为了有效验证锁相环在并网逆变器运行中的 实际效果,文中搭建了NPC三电平并网逆变器实 验平台,实验结果如图7所示。实验采用两台NPC 三电平并网逆变器,其中一台逆变器模拟非理想



因7 非理念电两十项相外关握相本

电网,另一台逆变器作为被试并网逆变器,用来 验证锁相环特性。实验参数条件与仿真参数一 致,数字控制系统采用DSP28377D作为核心处理 器,为了便于观察锁相环相位信息,其输出的q轴 电压值由D/A输出,可以分析锁相环运行状况。

图7是在电网不平衡、不平衡伴随谐波畸变、频率突变伴随谐波干扰三种非理想电网情况下, 电网电压、锁相环输出特性以及NPC三电平并网 逆变器并网电流的实验波形。图7a为电网电压 不平衡时并网逆变器的实验波形,图7b为电网电 压不平衡同时存在谐波干扰时NPC三电平并网 逆变器的实验波形,图7c为电网电压发生频率突 变同时存在谐波干扰时NPC三电平并网逆变器 的实验波形。由实验结果可以看出,在非理想电 网下,相比于DSOGI-PLL锁相方法,文中所提出 的NMAF-PLL锁相方法能够更快地恢复稳定,具 有更好的动态和稳态性能。

### 5 结论

为解决非理想电网下并网逆变器的锁相问题,文中提出了带频率自适应功能的NMAF-PLL锁相方法。

该方法基于新型滑动平均滤波器,在α-β坐标系下实现了对三相电网电压的基波正序信号的快速提取,有效滤除了电网基波负序分量、低次谐波分量。进一步,采用双锁相结构,能够自适应跟踪电网电压频率突变,实时计算滤波器窗口取样数,从而减小了电网相位跟踪误差,并提高了锁相环的动态性能。仿真和实验结果表明,在非理想电网下,文中所提出的NMAF-PLL锁相方法能够兼顾锁相环动态调节过程中较小暂态误差的同时,实现了动态调节时间短、锁相稳态误差小的目标,该锁相方法具有良好的稳态和动态性能。

#### 参考文献

- 赵新,金新民,周飞,等.采用降阶谐振调节器的并网逆变器 锁频环技术[J].中国电机工程学报,2013,33(15):38-44.
   Zhao Xin, Jin Xinmin, Zhou Fei, *et al.* A frequency-locked loop technology of grid-connected inverters based on the reduced order resonant controller[J]. Proceedings of the CSEE, 2013, 33 (15):38-44.
- [2] 袁庆庆,伍小杰,石祥龙,等.基于特定谐波消除的并网锁相环技术[J].中国电机工程学报,2013,33(36):34-40.
   Yuan Qingqing,Wu Xiaojie,Shi Xianglong,*et al.* Grid-connected phase locked loop based on selective harmonic elimination[J].

Proceedings of the CSEE, 2013, 33(36): 34-40.

- [3] 赵红雁,郑琼林,李艳,等.应用于三相并网系统的电网电压 快速锁相技术研究[J].高电压技术,2018,44(1):314-320.
  Zhao Hongyan, Zheng Qionglin, Li Yan, *et al.* Study on the fast phase-locked technology applied in three-phase grid-connected system[J]. High Voltage Engineering,2018,44(1):314-320.
- [4] Rodriguez P, Pou J, Bergas J, et al. Decoupled double synchronous reference frame PLL for power converters control[J]. IEEE Transactions on Power Electronics, 2007, 22(2):584–592.
- [5] 王颢雄,马伟明,肖飞,等.双dq变换软件锁相环的数学模型研究[J].电工技术学报,2011,26(7):237-241.
  Wang Haoxiong, Ma Weiming, Xiao Fei, et al. Study of model of software phase locked-loop based on dual-dq synchronous transform[J]. Transactions of China Electrotechnical Society, 2011, 26(7):237-241.
- [6] Rodríguez P, Luna A, Ciobotaru M, et al. Advanced grid synchronization system for power converters under unbalanced and distorted operating conditions[C]//Conference of the IEEE Industrial Electronics, 2006.
- [7] 李伟,苏建徽,汪海宁.电网谐波和不平衡对锁相环影响及改进策略[J].电力电子技术,2020,54(2):4-7.
  Li Wei, Su Jianhui, Wang Haining. A study of impacts of harmonic and unbalance on phase-locked loop and improvement strategy[J]. Power Electronics, 2020, 54(2):4-7.
- [8] Svensson J, Bongiorno M, Sannino A. Practical implementation of delayed signal cancellation method for phase-sequence separation[J]. IEEE Transactions on Power Delivery, 2007, 22(1): 18–26.
- [9] 谢门喜,朱灿焰,杨勇.多级延时消去滤波电压频率实时检测方法[J].电机与控制学报,2018,22(7):35-43.
  Xie Menxi, Zhu Canyan, Yang Yong. A real time voltage frequency detection method with pre cascade delayed signal cancellation[J]. Electric Machines and Control,2018,22(7):35-43.
- [10] Wang Y F, Li Y W. Grid synchronization PLL based on cascaded delayed signal cancellation[J]. IEEE Transactions on Power Eletronics, 2011, 26(7): 1987–1997.
- [11] Wang Y F, Li Y W. Analysis and digital implementation of cas-
- (上接第44页)

3230.

Guan Eryong, Dong Xinzhou, Wang Hao. Study of combined fault current limiting equipment and operation strategy for DC grid[J]. Proceedings of the CSEE, 2019, 39(11): 3222–3230.

[19] 王建华,项彬,杨騉,等.超导限流直流开断技术研究[J].电 工技术学报,2019,39(10):4196-4207.

Wang Jianhua, Xiang Bin, Yang Kun, et al. Superconducting

caded delayed signal cancellation PLL[J]. IEEE Transactions on Power Electronics, 2011, 26(4): 1067–1080.

- [12] Golestan S, Ramezani M, Guerrero J M, et al. Dq-frame cascaded delayed signal cancellation-based PLL: analysis, design, and comparison with moving average filter based PLL[J].IEEE Transactions on Power Electronics, 2015, 30(3):1618–1632.
- [13] Neves F A S, Cavalcanti M C, De Souza H E P, et al. A generalized delayed signal cancellation method for detecting fundamental-frequency positive-sequence three-phase signals[J]. IEEE Transactions on Power Delivery, 2010, 25(3):1816–1825.
- [14] Nascimento P S B, De Souza H E P, Neves F A S, et al. FPGA implementation of the generalized delayed signal cancelationphase locked loop method for detecting harmonic sequence components in three-phase signals[J]. IEEE Transactions on Industrial Electronics, 2013, 60(2);645–658.
- [15] Neves F A S, De Souza H E P, Cavalcanti M C, et al. Digital filters for fast harmonic sequence component separation of unbalanced and distorted three-phase signals[J]. IEEE Transactions on Industrial Electronics, 2012, 59(10): 3847–3859.
- [16] Freijedo F D, Doval Gandoy J, Lopez O, et al. Tuning of phaselocked loops for power converters under distorted utility conditions[J]. IEEE Transactions on Industry Applications, 2009, 45 (6):2039–2047.
- [17] Golestan S, Ramezani M, Guerrero J M, et al. Moving average filter based phase-locked loops: performance analysis and design guidelines[J]. IEEE Transactions on Power Electronics, 2014,29(6):2750-2763.
- [18] Wang J, Liang J, Gao F, *et al.* A method to improve the dynamic performance of moving average filter-based PLL[J]. IEEE Transactions on Power Electronics, 2015, 30(10):5978–5990.
- [19] Huang Q, Kaushik R. An improved delayed signal cancellation PLL for fast grid synchronization under distorted and unbalanced grid condition[J]. IEEE Transactions on Industry Applications, 2017, 53(5):4985-4997.

收稿日期:2020-05-25 修改稿日期:2020-06-22

fault current limiting DC current interrupting technology[J]. Transactions of China Electrotechnical Society, 2019, 39(10): 4196-4207.

> 收稿日期:2020-04-30 修改稿日期:2020-07-10