基于FPGA的三电平APF谐波分频控制

周京华,吴杰伟,王晨,张新雷

(北方工业大学 变频技术北京市工程研究中心,北京 100144)

摘要:针对传统串行执行方式存在可补偿谐波次数受限、补偿效果不佳等问题,研究基于现场可编程门阵列的有源电力滤波器谐波分频控制的实现。采用现场可编程门阵列作为控制系统的主控制器完成控制算法,可以显著提高计算频率,减小计算延时,改善控制系统实时性能,在现场可编程门阵列内构建并实现的谐波同步旋转坐标系下的谐波电流分频控制策略计算频率最高可达77 kHz。构建了三电平有源电力滤波器数字控制系统并在样机上进行了实验,实验结果验证了提出的现场可编程门阵列全数字谐波电流分频控制方法的正确性。

关键词:现场可编程门阵列;有源电力滤波器;谐波电流分频控制;数字控制系统中图分类号:TM28 文献标识码:A DOI:10.19457/j.1001-2095.dqcd20870

Three-level APF Harmonic Frequency Division Control Based on FPGA

ZHOU Jinghua, WU Jiewei, WANG Chen, ZHANG Xinlei (Inverter Technologies Engineering Research Center of Beijing, North China University of Technology, Beijing 100144, China)

Abstract: Aiming at the problems that the traditional serial execution method can compensate for the limited number of harmonics and the poor compensation effect, the realization of harmonic division control of active power filters based on field programmable gate array was studied. Using FPGA as the main controller of the control system to complete the control algorithm could significantly increase the calculation frequency, reduce the calculation delay, and improve the real-time performance of the control system. The harmonic current frequency division control strategy under the harmonic synchronous rotating coordinate system constructed and implemented in FPGA could calculate a frequency up to 77 kHz. A three-level active power filter digital control system was constructed and experimented on a prototype. The experimental results verify the correctness of the FPGA all-digital harmonic current frequency division control method.

Key words: field programmable gate array (FPGA) ; active power filter; harmonic current frequency division control; digital control system

大量无功和非线性设备接入电网,由此引发 了电能质量问题,影响负载正常工作^[1]。有源电 力滤波器(active power filter, APF)具有体积小、 动静态性能良好等优点,是一种较为理想的谐波 抑制和无功补偿设备^[2]。

目前的APF多采用数字信号处理器(digital signal porcessor, DSP)作为主控制器,但是DSP 固有的流水线方式串行执行指令制约了数字控制系统的控制算法执行速度^[3],对APF这类对实时性要求极高的电力电子设备,其控制性能不佳。

现场可编程门阵列(field programmable gate array, FPGA)具有指令并行执行的特性,能以纯

硬件电路的方式并行实现算法,适合应用于APF 这类实时性要求极高的高性能电力电子变换 器。在APF分频控制策略中,利用FPGA的硬件 并行特性可同时对多个频段的谐波同时进行提 取与计算,极大提高控制系统实时性。但目前在 控制系统设计中,一般采用DSP+FPGA的控制架 构,其中DSP作为主控制器完成控制算法的实 现,FPGA仅作为协控制器,完成片外AD采样控 制、故障综合、译码等功能,并没有完全发挥FP-GA高速并行计算的准模拟电路特性。

论文以FPGA为核心控制器,研究APF谐波 电流分频控制算法在FPGA中的全数字化实现,

基金项目:国家自然科学基金面上项目(51777002);北京市高水平创新团队建设计划资助项目(IDHT20180502) 作者简介:周京华(1974-),男,博士,教授,Email:zjh@ncut.edu.en

给出了适用于FPGA并行处理的谐波分频控制策略,最后进行了相关实验验证。论文研究结果期望为全FPGA电力电子变换器控制系统设计提供有益思路。

1 T型三电平APF拓扑结构

并联型 APF 主要用来补偿系统中的谐波和 无功电流^[4]。主电路采用 T 型三电平拓扑结构, 具有开关应力小、开关损耗分布均匀、效率高等 优点,可提高 APF 补偿谐波次数,适用于大功率 场合^[5]。T 型三电平 APF 拓扑结构如图1所示。



图 1 T型三电平 APF 拓扑结构 Fig. 1 Topological structures of T-type three-level APF

2 谐波电流分频控制

传统谐波电流全补偿方式提取出的谐波电流包含了各个频段的谐波,只能对各次谐波同时进行补偿,补偿缺乏灵活性,且当超出补偿容量时易造成系统不稳定^[6]。与全补偿方式相比,谐 波电流分频控制具有以下优点:便于与无源滤波 器配合使用;当需补偿的谐波电流超出设备补偿 容量时,可指定当前危害效果较大的谐波进行补 偿;可避免特定次谐波引起系统谐振^[7]。

假设非线性负载为六脉波整流电路,负载电流中的谐波为n(6k±1)次。则可知n次谐波由 abc 三相静止坐标系到n次谐波 dqn 两相同步旋转坐标系的变换矩阵。若负载电流中n次谐波为 正序谐波,则由 abc 静止坐标系到 dqn旋转坐标 系的变换关系为



若负载电流中n次谐波为负序,上述变换关

系为

$$T_{abc/dqn-} = \frac{2}{3} \begin{bmatrix} \cos(n\omega t) & \cos(n\omega t + \frac{2}{3}\pi) & \cos(n\omega t - \frac{2}{3}\pi) \\ -\sin(n\omega t) & -\sin(n\omega t + \frac{2}{3}\pi) & -\sin(n\omega t - \frac{2}{3}\pi) \end{bmatrix}$$
(2)

上述谐波旋转坐标系下的直流量需要被转换到基波 dq旋转坐标系下进行电流指令综合及解耦。若n次谐波为正序,该电流由 dqn坐标系到 dq1基波两相同步旋转坐标系的变换关系为

$$\boldsymbol{T}_{dqn+/dq1} = \begin{bmatrix} \cos[(n-1)\omega t] & -\sin[(n-1)\omega t] \\ \sin[(n-1)\omega t] & \cos[(n-1)\omega t] \end{bmatrix}$$
(3)

若n次谐波为负序,上述变换关系为

$$\boldsymbol{T}_{dqn-/dq1} = \begin{bmatrix} \cos[(n+1)\omega t] & \sin[(n+1)\omega t] \\ -\sin[(n+1)\omega t] & \cos[(n+1)\omega t] \end{bmatrix}$$
(4)

基于上述变换,给出一种可在FPGA内实现的基于谐波同步旋转坐标系的谐波电流分频控制策略。该控制策略将谐波电流变换为n次旋转坐标系下的直流量,其中的交流分量利用数字低通滤波器滤除,然后利用PI控制器对直流量无静差调节,实现对指定次谐波电流的控制^[8],且FP-GA固有的硬件特性能够使对谐波电流的多次提取过程并行执行,大大缩短控制策略执行时间。

FPGA 中谐波电流的控制过程如图 2 所示。 图 2 中,*i*_{ha},*i*_{hb},*i*_{hc}为负载电流*i*_{La},*i*_{Lb},*i*_{Lc}与 APF 输出 电流*i*_{ca},*i*_{cb},*i*_{cc}的差值,*i*_{hdn_dq1},*i*_{hqn_dq1}为*n*次补偿电流 在基波旋转坐标系下的指令,坐标变换所需的相 位信息由综合查表模块提供。图 2 中数据格式借 鉴了 Verilog 语言中的表达方式,如16b表示了该 数据为16位 2 进制数。







实现图2的控制过程需要在FPGA内设计数 字低通滤波器来提取电流信号变换到*dqn*坐标系 后包含的直流信号。IIR型低通滤波器的实现可 以分为直接 I型、直接 II型。由于数字低通滤波

109

器存在各项非整数系数,FPGA内无法直接进行 计算,因此要对系数进行量化,将其转换为在FP-GA中可以实现计算的整数。相比于直接 I 型结 构,直接 II 型结构需要增加一步对中间移位寄存 器的数据截断,此时的截断误差经叠加后会进一 步造成计算结果的偏移,在复用硬件乘法器的设 计结构下,直接 II 型结构若想实现相同精度的滤 波效果,在运算过程中需要采用比直接 I 型结构 更多的运算位数。考虑到资源占用问题,在FP-GA中的谐波电流控制过程采用级联的直接 I 型 结构。 基于上述分析,在FPGA内实现的谐波分频补 偿控制策略框图如图3所示。控制策略包含一个基 波控制环和一组谐波控制环。基波控制环主要负 责维持直流侧电压恒定;多谐波控制环将负载电 流与APF输出的补偿电流做差后进行上述坐标变 换,并利用设计的级联直接 I 型结构低通滤波器滤 除交流量后,将该值作为误差信号送入PI控制器, PI控制器输出对应的电流指令值。将该指令按上 述方法进行电流指令综合及解耦,最后将基波 dq坐 标系下的电流指令送入空间矢量脉宽调制(space vector pulse width modulation, SVPWM)模块。



图 3 谐波分频补偿控制策略框图 Fig.3 Block diagram of harmonic frequency division control strategy

针对图3,需要分别对每次谐波进行提取计 算和控制,若采用串行执行指令方式的主控制 器,控制性能会受到影响。FPGA本身特有的硬 件并行架构可以同时对每次谐波进行提取计算 和控制,补偿实时性和补偿效果都将大大改善, 进一步满足APF对快速性、灵活性的需求。执行 在FPGA内构建的谐波电流分频控制策略,各模 块串并行安排与所需执行时间如图4所示。由图 4可知,各次谐波电流的控制、三角函数查表操作 与直流母线电压控制分别并行执行,整个系统由 启动采样至最终调制完成仅需约13 µs,即实现完 整的谐波电流分频控制策略计算频率最高可达 77 kHz。在该FPGA设计架构下,只需并行增加 指定次谐波电流控制,在综合查表模块中增加查 表状态,并根据增加的补偿谐波数目在电流指令 综合模块中新增对应的加法计算,即可提高系统 可补偿谐波的次数。



图4 控制策略各模块串并行安排与执行时间

Fig.4 Serial and parallel scheduling and execution time for each module of the control strategy

3 实验结果

基于上述在FPGA中所构建的谐波电流分频 控制策略,在ModelSim软件中进行了谐波提取 功能仿真并在FPGA作为主控制器的三电平APF 样机上进行了谐波补偿实验,验证预期效果。

3.1 谐波提取的ModelSim仿真

ModelSim软件支持输入激励信号以生成文本的形式构成测试向量。把图2中的PI控制器的比例系数、积分系数分别设置为1和0,采用 ModelSim对单次谐波提取进行仿真。仿真激励 文件给定输入信号为基波和5~13次谐波的叠加 信号,此时模块的输入为负载电流,输出信号 *i*hd5_dq1,*i*hq5_dq1和*i*hd7_dq1,*i*hq7_dq1分别为基波旋转坐标系 下的5次、7次谐波电流信号,仿真结果如图5、图 6所示。



图5 5次谐波提取 ModelSim 仿真图





图 6 7次谐波提取 ModelSim 仿真图 Fig.6 Simulation diagram of 7 harmonic extraction ModelSim

3.2 谐波分频补偿实验

设备负载为不控整流桥带电阻作为非线性 负载。启用补偿前电网电流波形及频谱分析如 图7所示。由图7可知,未补偿谐波时电网电流 THD为20.97%,主要含有5~13次谐波,波形畸 变明显。图 8a、图 8b分别为单独补偿5次、7次谐 波的实验波形。由图 8a、图 8b可知,单独补偿5 次、7次谐波后,电网电流THD分别减至为 7.21%和16.52%,启用补偿次谐波电流含量明显 降低,实现了分频补偿控制目标。



图7 补偿前电网电流波形





4 结论

针对APF的谐波提取方式,采用FPGA作为 主控制器,实现APF的谐波电流分频控制。所提 出的设计方法能充分发挥FPGA并行执行的优 势,实现指定次谐波补偿,同时完成多个频率谐 波电流控制的计算,整个控制策略由采样开始至 完成SVPWM调制仅耗时约13 μs。在样机上完 成了谐波分频补偿,实验达到了预期效果,验证 了提出的FPGA电流补偿方法设计的正确性。

由图 5、图 6 可知,两组提取出的谐波是相位 差为 π/4、频率为 6ω 的正弦波,说明该过程能够提 取出叠加输入信号中的 5次负序和 7次正序谐波 分量,验证了 FPGA 内设计的谐波控制电路在功 能上的正确性。

参考文献

- [1] 王兆安,刘进军,王跃,等.谐波抑制和无功功率补偿[M]. 第3版.北京:机械工业出版社,2016.
- [2] 许胜,费树岷,赵剑锋,等.基于同步旋转坐标系的有源电力滤波器控制延时动态预测补偿策略[J].电工技术学报, 2016,31(12):161-169.
- [3] 牟昱东,张建文,朱森,等.基于FPGA的模块化通用型电力 电子控制平台[J].电力电子技术,2016,50(8):106-108.
- [4] 梁营玉,刘建政,李治艳.有源电力滤波器改进无差拍-重
 复控制策略[J].电工技术学报,2018,33(19):4573-4582.

(上接第91页)

其THD为4.0%。



图9 未加入修正算法时仿真结果

Fig.9 Simulation results without voltage correction algorithm



图10 采用修正算法时的仿真结果

Fig.10 Simulation results with voltage correction algorithm



- 图11 有/无修正算法时输出电流频谱
- Fig.11 Frequency spectrum of the output current with/without correction algorithm

图 11 同时给出了 2 种情况下输出电流的频 谱分析结果,可见,引入电网电压修正算法后输 出电流中各次谐波的幅值大幅减小,输出电流质 量显著提高。

上述仿真结果与文中的理论分析结果一致, 验证了基于电网电压修正的变流器前馈控制策 略的有效性。

6 结论

本文首先建立了考虑数字控制和电网电压 采样滤波器时并网变流器的数学模型,在此基础

- [5] 张广阔,郝怡鹏,艾冰,等.T型三电平APF电流跟踪控制策 略研究[J].电力电子技术,2018,52(9):34-36.
- [6] 张新雷. 基于 FPGA 的 T型三电平有源电力滤波器装置研制[D]. 北京:北方工业大学, 2019.
- [7] 周京华,张荣,章小卫,等.基于静止坐标系的改进型APF 分频电流控制策略[J].电气传动,2018,48(11):9-14.
- [8] 张树全,戴珂,谢斌,等.多同步旋转坐标系下指定次谐波 电流控制[J].中国电机工程学报,2010,30(3):55-62.

收稿日期:2019-09-16 修改稿日期:2020-01-03

上,对数字控制和电压采样滤波器的延时特性以 及系统的电网电压谐波抑制能力进行了分析,并 采用控制框图等效变换的方法对前馈通道中总 的延时大小进行了求解。为了提高前馈对电网电 压谐波的抑制能力,引入了基于电网电压修正的 变流器前馈控制策略,并给出了最优修正步长的 计算方法,理论分析和仿真结果表明:数字控制 和电压采样滤波器引入的延时会严重削弱前馈 对谐波电压的抑制能力,通过对前馈电压进行修 正可减小这一影响,从而显著提高并网电流质量。

参考文献

- [1] 刘波,杨旭,孔繁麟,等.三相光伏并网逆变器控制策略[J].电工技术学报,2012,27(8):64-70.
- [2] 王飞,余世杰,苏建徽,等.太阳能光伏并网发电系统的研究[J].电工技术学报,2005,20(5):72-74.
- [3] 马琳,金新民,唐芬,等.三相并网逆变器比例谐振控制及 其网压前馈问题分析[J].电工技术学报,2012,27(8):56-63.
- [4] 单鸿涛,彭力,孔雪娟,等.数字化过程对脉宽调制逆变电 源性能的影响机理[J].中国电机工程学报,2009,29(6): 29-35.
- [5] Yang D, Ruan X, Wu H. A Real-time Computation Method with Dual Sampling Modes to Improve the Current Control Performances of the LCL-type Grid-connected Inverter [J]. IEEE Transactions on Industrial Electronics, 2015, 62(7): 4563-4572.
- [6] Kim D Y, Im W S, Hwang S H, et al. Compensation of Current Offset Error in Half-bridge PWM Inverter for Linear Compressor[J]. Journal of Power Electronics, 2015, 15(6):1593–1600.

收稿日期:2018-09-25 修改稿日期:2018-11-27